PATENT 8031-1028

IN THE U.S. PATENT AND TRADEMARK OFFICE

In re application of: Yoshihiro NONAKA

Conf.:

Appl. No.:

Group:

Examiner:

Filed:

August 27, 2003

Title:

SEMICONDUCTOR INTEGRATED CIRCUIT, METHOD OF MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT, CHARGE PUMP CIRCUIT, LAYOUT DESIGNING APPARATUS, AND LAYOUT DESIGNING PROGRAM

CLAIM TO PRIORITY

Assistant Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

August 27, 2003

Sir:

Applicant(s) herewith claim(s) the benefit of the priority filing date of the following application(s) for the above-entitled U.S. application under the provisions of 35 U.S.C. § 119 and 37 C.F.R. § 1.55:

Country

Application No.

Filed

JAPAN

2002-265067

September 11, 2002

Certified copy(ies) of the above-noted application(s) is(are) attached hereto.

Respectfully submitted,

YOUNG & THOMPSON

Benoit Castel, Reg. No. 35,041

745 South 23rd Street Arlington, VA 22202 Telephone (703) 521-2297

Benoît Castel

BC/ia

Attachment(s): 1 Certified Copy(ies)

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月11日

出 願 番 号

Application Number:

特願2002-265067

[ST.10/C]:

[JP2002-265067]

出 願 人
Applicant(s):

日本電気株式会社

2003年 5月20日

特 許 庁 長 官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

34803828

【提出日】

平成14年 9月11日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 9/45

G02F 1/136

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

野中 義弘

【特許出願人】

【識別番号】

000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】

100088959

【弁理士】

【氏名又は名称】 境 廣巳

【手数料の表示】

【予納台帳番号】 009715

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9002136

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体集積回路およびレイアウト設計装置

【特許請求の範囲】

【請求項1】 3本以上の電源線と前記電源線の接続を切り換える2つ以上のトランジスタを含む半導体集積回路であって、前記電源線のうち第1、第2および第3の電源線が上記の順序で互いに平行に配置され、前記第2の電源線の両側にある、前記第1の電源線との間隙および前記第3の電源線との間隙にそれぞれ配置された第1のトランジスタおよび第2のトランジスタを含むことを特徴とする半導体集積回路。

【請求項2】 請求項1記載の半導体集積回路であって前記電源線のうち延長されて外部接続端子に接続される配線を有することを特徴とした半導体集積回路。

【請求項3】 請求項1記載の半導体集積回路であって前記電源線のうち互いに同電位となる電源線を相互に結線する相互結線を有し、前記相互結線が前記互いに同電位となる電源線以外の前記電源線とは結線されないことを特徴とした半導体集積回路。

【請求項4】 請求項1、2または3のうちいずれかに記載の半導体集積回路であって、すべての前記電源線が占める面積が、すべての前記電源線の間の領域が占める面積よりも大きいことを特徴とした半導体集積回路。

【請求項5】 請求項1、2、3または4のうちいずれかに記載の半導体集積回路であって、前記トランジスタの前記ゲート電極を伝わるゲート信号の遅延を回避するために、前記ゲート電極より抵抗が低く、寄生容量の小さいゲート信号配線を前記トランジスタの前記ゲート電極と平行に設けたことを特徴とした半導体集積回路。

【請求項6】 請求項1、2、3、4または5のうちいずれかに記載の半導体集積回路であって、前記トランジスタが半導体基板以外の、ガラス基板または透明基板上に形成された薄膜トランジスタであることを特徴とした半導体集積回路。

【請求項7】 請求項6記載の半導体集積回路であって、非晶質半導体層を

多結晶半導体に結晶化する工程でゲート幅方向に結晶化を進めることを特徴とする半導体集積回路の製造方法。

【請求項8】 請求項1、2、3、4、5、6または7のうちいずれかに記載の半導体集積回路であって、複数のコンデンサと複数のトランジスタにより構成される、チャージポンプ回路。

【請求項9】 複数のトランジスタで構成された回路の回路データを記憶する記憶手段と、同じトランジスタを1回だけ通る1以上の経路の組であって、同じ組の経路をあわせると前記回路データで示される回路網を網羅できる経路の組を探索する探索手段と、前記探索手段で探索された経路の組のうち、含まれる経路の数が最小の経路の組を抽出する抽出手段と、各トランジスタのソース電極およびドレイン電極の幅、ソース電極とドレイン電極との間の領域の幅、隣接するトランジスタで共有化されないソース電極またはドレイン電極間の領域の幅、前記トランジスタの個数および前記抽出手段で抽出された経路の組に含まれる経路の数から、レイアウト幅を決定する幅決定手段と、前記幅決定手段で決定された幅を持つ狭幅領域に、前記回路に含まれるトランジスタのソース電極、ドレイン電極およびゲート電極を互いに並行に配置したレイアウト情報を生成するレイアウト決定手段と、前記レイアウト決定手段で決定されたレイアウト情報を出力する出力手段とを備えることを特徴とするレイアウト設計装置。

【請求項10】 各トランジスタのソース電極およびドレイン電極の幅をWi、ソース電極とドレイン電極との間の領域の幅をLj、隣接するトランジスタで共有化されないソース電極またはドレイン電極間の領域の幅をPk、前記トランジスタの個数をn、および前記抽出手段で抽出された経路の組に含まれる経路の数をmとするとき、前記幅決定手段は、次式、

$$\sum_{i=1}^{n+m} Wi + \sum_{j=1}^{n} Lj + \sum_{k=1}^{m-1} Pk$$

で与えられる値をレイアウト幅とするものであることを特徴とする請求項9記載 のレイアウト設計装置。

【請求項11】 ソース電極とドレイン電極との間の領域の幅より、隣接するトランジスタで共有化されないソース電極またはドレイン電極間の領域の幅の

方を狭くしたことを特徴とする請求項9または10記載のレイアウト設計装置。

【請求項12】 前記レイアウト決定手段は、前記抽出手段で抽出される1以上の経路の組のうちの任意の1つの経路の組に従って、その組に含まれる経路毎に、その経路で示されるトランジスタの通過順またはその通過順と逆順に、ソース電極またはドレイン電極とゲート電極を交互に配置するものであることを特徴とする請求項9または10記載のレイアウト設計装置。

【請求項13】 前記抽出手段で抽出された1以上の経路の組のうちで、ソース電極またはドレイン電極のうち互いに同電位となる電極を相互に結線する相互配線の全長が最小となる、経路の組とその組に含まれる複数の経路の順番とその組に含まれる各経路の接続方向とを決定する相互配線長最小組決定手段を備え、前記レイアウト決定手段は、前記相互配線長最小組決定手段で決定された、経路の組とその組に含まれる複数の経路の順番とその組に含まれる各経路の接続方向に従って、ソース電極またはドレイン電極とゲート電極を交互に配置するものであることを特徴とする請求項9または10記載のレイアウト設計装置。

【請求項14】 前記レイアウト決定手段は、ソース電極またはドレイン電極のうち互いに同電位となる電極を相互に結線する相互結線の配置を決定するものであることを特徴とする請求項12または13記載のレイアウト設計装置。

【請求項15】 前記レイアウト決定手段は、前記回路データで外部端子と接続することが指定されているトランジスタのソース電極およびドレイン電極については、外部端子と接続するために電極の長さを延長するものであることを特徴とする請求項12または13記載のレイアウト設計装置。

【請求項16】 回路に含まれる同じトランジスタを1回だけ通る1以上の経路の組であって、同じ組の経路をあわせると前記回路の回路網を網羅できる経路の組のうち、含まれる経路の数が最小の経路の組における前記経路の数と、各トランジスタのソース電極およびドレイン電極の幅と、ソース電極とドレイン電極との間の領域の幅と、隣接するトランジスタで共有化されないソース電極またはドレイン電極間の領域の幅と、前記回路に含まれるトランジスタの個数とから決定された幅を持つ狭幅領域に、前記回路に含まれるトランジスタのソース電極、ドレイン電極およびゲート電極を互いに並行に配置した構造を有することを特

徴とする半導体集積回路。

【請求項17】 各トランジスタのソース電極およびドレイン電極の幅をWi、ソース電極とドレイン電極との間の領域の幅をLj、隣接するトランジスタで共有化されないソース電極またはドレイン電極間の領域の幅をPk、前記トランジスタの個数をn、および前記抽出手段で抽出された経路の組に含まれる経路の数をnとするとき、前記狭幅領域は、

$$\sum_{i=1}^{n+m} Wi + \sum_{j=1}^{n} Lj + \sum_{k=1}^{m-1} Pk$$

の幅を有することを特徴とする請求項16記載の半導体集積回路。

【請求項18】 ソース電極とドレイン電極との間の領域の幅より、隣接するトランジスタで共有化されないソース電極またはドレイン電極間の領域の幅の方が狭くなっていることを特徴とする請求項16または17記載の半導体集積回路。

【請求項19】 経路の数が最小の任意の経路の組に従って、その組に含まれる経路毎に、その経路で示されるトランジスタの通過順またはその通過順と逆順に、ソース電極またはドレイン電極とゲート電極が交互に配置されていることを特徴とする請求項16または17記載の半導体集積回路。

【請求項20】 経路の数が最小の経路の組のうちで、ソース電極またはドレイン電極のうち互いに同電位となる電極を相互に結線する相互配線の全長が最小となる、経路の組とその組に含まれる複数の経路の順番とその組に含まれる各経路の接続方向に従って、ソース電極またはドレイン電極とゲート電極が交互に配置されていることを特徴とする請求項16または17記載の半導体集積回路。

【請求項21】 ソース電極またはドレイン電極のうち互いに同電位となる電極が、ソース電極またはドレイン電極と直角方向に伸びる相互結線により相互に結線されていることを特徴とする請求項19または20記載の半導体集積回路

【請求項22】 外部端子と接続されるトランジスタのソース電極およびドレイン電極が外部端子と接続するために延長されていることを特徴とする請求項19または20記載の半導体集積回路。

【請求項23】 請求項16乃至22のうちいずれかに記載の半導体集積回路であって、前記トランジスタが半導体基板以外の、ガラス基板または透明基板上に形成された薄膜トランジスタであることを特徴とした半導体集積回路。

【請求項24】 請求項23記載の半導体集積回路であって、非晶質半導体層を多結晶半導体に結晶化する工程でゲート幅方向に結晶化を進めることを特徴とする半導体集積回路の製造方法。

【請求項25】 複数のトランジスタで構成された回路の回路データを記憶する記憶手段を有するコンピュータを、同じトランジスタを1回だけ通る1以上の経路の組であって、同じ組の経路をあわせると前記回路データで示される回路網を網羅できる経路の組を探索する探索手段、前記探索手段で探索された経路の組のうち、含まれる経路の数が最小の経路の組を抽出する抽出手段、各トランジスタのソース電極およびドレイン電極の幅、ソース電極とドレイン電極との間の領域の幅、隣接するトランジスタで共有化されないソース電極またはドレイン電極間の領域の幅、前記トランジスタの個数および前記抽出手段で抽出された経路の組に含まれる経路の数から、レイアウト幅を決定する幅決定手段、前記幅決定手段で決定された幅を持つ狭幅領域に、前記回路に含まれるトランジスタのソース電極、ドレイン電極およびゲート電極を互いに並行に配置したレイアウト情報を生成するレイアウト決定手段、前記レイアウト決定手段で決定されたレイアウト情報を出力する出力手段、として機能させることを特徴とするプログラム。

【請求項26】 各トランジスタのソース電極およびドレイン電極の幅をWi、ソース電極とドレイン電極との間の領域の幅をLj、隣接するトランジスタで共有化されないソース電極またはドレイン電極間の領域の幅をPk、前記トランジスタの個数をn、および前記抽出手段で抽出された経路の組に含まれる経路の数をmとするとき、前記幅決定手段は、次式、

$$\sum_{i=1}^{n+m} W_i + \sum_{j=1}^{n} L_j + \sum_{k=1}^{m-1} P_k$$

で与えられる値をレイアウト幅とするものであることを特徴とする請求項25記載のプログラム。

【請求項27】 ソース電極とドレイン電極との間の領域の幅より、隣接す

るトランジスタで共有化されないソース電極またはドレイン電極間の領域の幅の 方を狭くしたことを特徴とする請求項25または26記載のプログラム。

【請求項28】 前記レイアウト決定手段は、前記抽出手段で抽出される1以上の経路の組のうちの任意の1つの経路の組に従って、その組に含まれる経路毎に、その経路で示されるトランジスタの通過順またはその通過順と逆順に、ソース電極またはドレイン電極とゲート電極を交互に配置するものであることを特徴とする請求項25または26記載のプログラム。

【請求項29】 コンピュータを更に、前記抽出手段で抽出された1以上の経路の組のうちで、ソース電極またはドレイン電極のうち互いに同電位となる電極を相互に結線する相互配線の全長が最小となる、経路の組とその組に含まれる複数の経路の順番とその組に含まれる各経路の接続方向とを決定する相互配線長最小組決定手段として機能させ、且つ、前記レイアウト決定手段は、前記相互配線長最小組決定手段で決定された、経路の組とその組に含まれる複数の経路の順番とその組に含まれる各経路の接続方向に従って、ソース電極またはドレイン電極とゲート電極を交互に配置するものであることを特徴とする請求項25または26記載のプログラム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体基板や透明基板、ガラス基板にトランジスタを形成する半導体 集積回路に関し、特に、狭幅領域に配置可能な半導体集積回路および回路レイア ウト設計法に関する。

[0002]

【従来の技術】

従来より表示装置やセンサーでは、表示素子やセンサー素子を制御するトランジスタ群(アクティブマトリクス)を駆動する周辺回路を、表示領域や感受領域の周辺に実装もしくはアクティブマトリクスと同一基板に形成する方法が一般的である(例えば、後述する特許文献1、2参照)。表示領域や感受領域を大きくとるためには、周辺回路は表示領域や感受領域の周辺の扁平な領域に配置される。

そして周辺回路のレイアウトを狭幅とすることで、狭額縁で表示領域や感受領域の広い装置を提供することができる。さらに外部からの信号線や電源線はFPC (フレキシブル印刷配線板)などを介して装置の縁から周辺回路へ接続されるため、周辺回路の外部接続端子は一辺に集中しており配置の自由度が少ない。一方で、電源配線は他の信号線に比べて幅を広くする必要がある。なぜならば各回路に流れる電流が集中して電源配線に大電流が流れるときの電圧降下や消費電力を抑えるためである。

[0003]

電源線を3本以上含む回路の1つの例として電源線の切り換え回路を図2に示し、これを狭幅な領域にレイアウトする場合に通常考えられる例を図32に示す。本回路は、ゲート信号φにより、電源線a34の接続をA32またはB33に切り換える回路である。回路は2つのトランジスタ10および11で構成されているから、ゲート長Lg、ゲート幅Wgの各ゲート電極30および31をゲート幅方向に一列に並べることで狭幅レイアウトとなる。すなわち、縦に並んだゲート電極30および31の脇に長さWg、幅Wの電源線A32およびB33を配置し、さらにゲート電極30および31に対向するように長さ2Wg、幅Wの電源線a34を配置する。各電源線は第1メタル層に形成され、図示しないコンタクトにより各トランジスタ10および11のボディの活性領域と電気的接続が採られる。本レイアウトのレイアウト幅はゲート幅1本分と電源線幅2本分の(Lg+2W)と狭幅である。ただし、ゲート電極と第1メタル層電極のスペースは簡単のためゼロとした。またレイアウト面積を簡易的に求めると、(Lg+2W)×2Wgとなる。

[0004]

図33は電源線A32およびB33をレイアウトの上部一辺から外部に接続し、電源線 a34を内部へ配線する場合に通常考えられるレイアウト例である。内部と接続するための配線は、レイアウト幅を増加させないように a34を図の下方向に延長させる。同様に外部と接続するための配線は図の上方向にA32とB33を延長させる。しかしながら、A32はB33と重ならないように延長するため、電源線幅W分のレイアウト幅の増加が必要となる。それによりレイアウト面

積は(Lg+3W)×2Wgに増加する。

[0005]

図34はトランジスタ10のゲート30を並列化して小面積化した例である。並列化によるゲート電極の面積の増加がないとすると、トランジスタ10のゲート領域30とトランジスタ11のゲート面積Lg×Wgは等しいから、ゲート領域30の長さは(Lg×Wg)/(Lg+W)と表される。配線の延長を除いた図34のレイアウトの面積は、幅(Lg+3W)と長さ(Wg+(Lg×Wg)/(Lg+W))の積、すなわち(Lg+3W)×Wg×(2Lg+W)/(Lg+W)となる。この面積はW>0であれば常に図33の面積よりも小さい。ただし、本レイアウトでは回路が複雑になった場合にトランジスタ毎にゲートの最適な並列化が異なるため、レイアウト変更が容易ではない。

[0006]

【特許文献1】

特許第2697728号

【特許文献2】

特開平10-13323号公報

[0007]

【発明が解決しようとする課題】

狭幅領域に配置する回路レイアウトは、通常は図32~図34のようなものが考えられるが、レイアウト面積が大きくなるか、トランジスタ毎のレイアウトが複雑になり変更が容易ではなくなる。また外部入出力端子が一辺に集中していて自由度が小さい場合、延長配線によるレイアウト幅の増加が生じる。

[0008]

【発明の目的】

本発明の第1の目的は、スイッチング素子として、半導体基板や透明基板、ガラス基板にトランジスタを形成し、相互に結線した半導体集積回路に関し、狭幅領域に配置可能な回路レイアウトを提供することである。

[0009]

本発明の第2の目的は、スイッチング素子として、半導体基板や透明基板、ガラ

ス基板にトランジスタを形成し、相互に結線した半導体集積回路に関し、狭幅領域に小面積で配置可能な回路レイアウトを提供することである。

[0010]

本発明の第3の目的は、狭幅領域に配置可能な回路のレイアウト設計装置を提供することである。

[0011]

【課題を解決するための手段】

本発明の請求項1に関わるものは、3本以上の電源線と前記電源線の接続を切り換える2つ以上のトランジスタを含む半導体集積回路であって、前記電源線のうち第1、第2および第3の電源線が上記の順序で互いに平行に配置され、前記第2の電源線の両側にある、前記第1の電源線との間隙および前記第3の電源線との間隙にそれぞれ配置された第1のトランジスタおよび第2のトランジスタを含むことを特徴とする半導体集積回路である。この半導体集積回路によれば、回路全体が全電源線の幅とその間隙に配置したトランジスタの幅の合計まで狭幅化され、狭幅領域に配置可能な半導体集積回路が得られる。

[0012]

本発明の請求項2に関わるものは、請求項1記載の半導体集積回路であって前記 電源線のうち延長されて外部接続端子に接続される配線を有することを特徴とし た半導体集積回路である。この半導体集積回路によれば、ゲート、ドレインまた はソース電極を延長して外部端子と接続することで、外部接続機能の追加にとも なう回路幅の増加がさけられる。

[0013]

本発明の請求項3に関わるものは、請求項1記載の半導体集積回路であって前記 電源線のうち互いに同電位となる電源線を相互に結線する相互結線を有し、前記 相互結線が前記互いに同電位となる電源線以外の前記電源線とは結線されないこ とを特徴とした半導体集積回路である。この半導体集積回路によれば、所望の回 路が複雑化した場合においても、レイアウトの複雑化と外部端子数の増加を抑え ることができる。

[0014]

本発明の請求項4に関わるものは、請求項1、2または3のうちいずれかに記載の半導体集積回路であって、すべての前記電源線が占める面積が、すべての前記電源線の間の領域が占める面積よりも大きいことを特徴とした半導体集積回路である。この半導体集積回路によれば、狭幅領域に配置しつつも電源線の抵抗による電圧降下、電力消費を低減することができる。

[0015]

本発明の請求項5に関わるものは、請求項1、2、3または4のうちいずれかに記載の半導体集積回路であって、前記トランジスタの前記ゲート電極を伝わるゲート信号の遅延を回避するために、前記ゲート電極より抵抗が低く、寄生容量の小さいゲート信号配線を前記トランジスタの前記ゲート電極と平行に設けたことを特徴とした半導体集積回路である。この半導体集積回路によれば、広いゲート幅を持つ扁平なゲート電極の一端より入力されたゲート信号が他端まで到達するのに要する時間よりも早く信号を到達させることができる。

[0016]

本発明の請求項6に関わるものは、請求項1、2、3、4または5のうちいずれかに記載の半導体集積回路であって、前記トランジスタが半導体基板以外の、ガラス基板または透明基板上に形成された薄膜トランジスタであることを特徴とした半導体集積回路である。この半導体集積回路によれば、薄膜トランジスタを集積化したディスプレイ基板やセンサー基板に搭載する周辺回路が狭幅にレイアウトされ、表示画面または感受領域が大きな表示装置またはセンサーを提供できる

[0017]

本発明の請求項7に関わるものは、請求項6記載の半導体集積回路であって、非 晶質半導体層を多結晶半導体に結晶化する工程でゲート幅方向に結晶化を進める ことを特徴とする半導体集積回路の製造方法である。この製造方法によれば、各 トランジスタの結晶化が同時に進行するためトランジスタ間の性能差を低減する ことができる。

[0018]

本発明の請求項8に関わるものは、請求項1、2、3、4、5、6または7のう


ちいずれかに記載の半導体集積回路であって、複数のコンデンサと複数のトランジスタにより構成される、チャージポンプ回路である。このチャージポンプ回路によれば、狭幅にレイアウトされた回路によって、表示装置やセンサーで用いる複数の電源電圧を生成することで、狭額縁でかつ入力インターフェースが簡略化された前記装置やセンサーを提供できる。

[0019]

本発明の請求項9に関わるものは、複数のトランジスタで構成された回路の回路データを記憶する記憶手段と、同じトランジスタを1回だけ通る1以上の経路の組であって、同じ組の経路をあわせると前記回路データで示される回路網を網羅できる経路の組を探索する探索手段と、前記探索手段で探索された経路の組のうち、含まれる経路の数が最小の経路の組を抽出する抽出手段と、各トランジスタのソース電極およびドレイン電極の幅、ソース電極とドレイン電極との間の領域の幅、隣接するトランジスタで共有化されないソース電極またはドレイン電極間の領域の幅、前記トランジスタの個数および前記抽出手段で抽出された経路の組に含まれる経路の数から、レイアウト幅を決定する幅決定手段と、前記幅決定手段で決定された幅を持つ狭幅領域に、前記回路に含まれるトランジスタのソース電極、ドレイン電極およびゲート電極を互いに並行に配置したレイアウト情報を生成するレイアウト決定手段と、前記レイアウト決定手段で決定されたレイアウト情報を出力する出力手段とを備えることを特徴とするレイアウト設計装置である。このレイアウト設計装置によれば、複数のトランジスタで構成された回路を狭幅領域に配置可能なレイアウトを自動生成することができる。

[0020]

本発明の請求項10に関わるものは、請求項9記載のレイアウト設計装置において、各トランジスタのソース電極およびドレイン電極の幅をWi、ソース電極とドレイン電極との間の領域の幅をLj、隣接するトランジスタで共有化されないソース電極またはドレイン電極間の領域の幅をPk、前記トランジスタの個数をn、および前記抽出手段で抽出された経路の組に含まれる経路の数をmとするとき、前記幅決定手段は、次式、



で与えられる値をレイアウト幅とするものであることを特徴とするレイアウト設計装置である。このレイアウト設計装置によれば、複数のトランジスタで構成された回路を狭幅領域に配置可能なレイアウトを自動生成することができる。

[0021]

本発明の請求項11に関わるものは、請求項9または10記載のレイアウト設計装置において、ソース電極とドレイン電極との間の領域の幅より、隣接するトランジスタで共有化されないソース電極またはドレイン電極間の領域の幅の方を狭くしたことを特徴とするレイアウト設計装置である。このレイアウト設計装置によれば、複数のトランジスタを並列に配置する場合に一般的に採用されているゲート電極間の間隔を一定にするレイアウト方法に比べて、複数のトランジスタで構成された回路を(L-P)(m-1)だけ狭い幅の狭幅領域に配置可能なレイアウトを自動生成することができる。

[0022]

本発明の請求項12に関わるものは、請求項9または10記載のレイアウト設計装置において、前記レイアウト決定手段は、前記抽出手段で抽出される1以上の経路の組のうちの任意の1つの経路の組に従って、その組に含まれる経路毎に、その経路で示されるトランジスタの通過順またはその通過順と逆順に、ソース電極またはドレイン電極とゲート電極を交互に配置するものであることを特徴とするレイアウト設計装置である。このレイアウト設計装置によれば、必ずしも小面積に配置可能なレイアウトが得られるとは限らないが、狭幅領域に配置可能な半導体集積回路をレイアウト設計する処理が簡単になる。

[0023]

本発明の請求項13に関わるものは、請求項9または10記載のレイアウト設計装置において、前記抽出手段で抽出された1以上の経路の組のうちで、ソース電極またはドレイン電極のうち互いに同電位となる電極を相互に結線する相互配線の全長が最小となる、経路の組とその組に含まれる複数の経路の順番とその組に含まれる各経路の接続方向とを決定する相互配線長最小組決定手段を備え、前記

レイアウト決定手段は、前記相互配線長最小組決定手段で決定された、経路の組とその組に含まれる複数の経路の順番とその組に含まれる各経路の接続方向に従って、ソース電極またはドレイン電極とゲート電極を交互に配置するものであることを特徴とするレイアウト設計装置である。このレイアウト設計装置によれば、複数のトランジスタで構成された回路を狭幅領域に小面積で配置可能なレイアウトを自動生成することができる。

[0024]

本発明の請求項14に関わるものは、請求項12または13記載のレイアウト設計装置において、前記レイアウト決定手段は、ソース電極またはドレイン電極のうち互いに同電位となる電極を相互に結線する相互結線の配置を決定するものであることを特徴とするレイアウト設計装置である。このレイアウト設計装置によれば、所望の回路が複雑化した場合においても、レイアウトの複雑化と外部端子数の増加を抑えることができる。

[0025]

本発明の請求項15に関わるものは、請求項12または13記載のレイアウト設計装置において、前記レイアウト決定手段は、前記回路データで外部端子と接続することが指定されているトランジスタのソース電極およびドレイン電極については、外部端子と接続するために電極の長さを延長するものであることを特徴とするレイアウト設計装置である。このレイアウト設計装置によれば、外部入出力端子が一辺に集中していて自由度が小さい場合でも、レイアウト幅を増加させず外部入出力端子と接続可能な半導体集積回路の自動レイアウトが可能になる。

[0026]

本発明の請求項16に関わるものは、回路に含まれる同じトランジスタを1回だけ通る1以上の経路の組であって、同じ組の経路をあわせると前記回路の回路網を網羅できる経路の組のうち、含まれる経路の数が最小の経路の組における前記経路の数と、各トランジスタのソース電極およびドレイン電極の幅と、ソース電極とドレイン電極との間の領域の幅と、隣接するトランジスタで共有化されないソース電極またはドレイン電極間の領域の幅と、前記回路に含まれるトランジスタの個数とから決定された幅を持つ狭幅領域に、前記回路に含まれるトランジスタの個数とから決定された幅を持つ狭幅領域に、前記回路に含まれるトランジス

タのソース電極、ドレイン電極およびゲート電極を互いに並行に配置した構造を 有することを特徴とする半導体集積回路である。この半導体集積回路によれば、 複数のトランジスタで構成された回路を狭幅領域に配置可能な半導体集積回路が 得られる。

[0027]

本発明の請求項17に関わるものは、請求項16記載の半導体集積回路において、各トランジスタのソース電極およびドレイン電極の幅をWi、ソース電極とドレイン電極との間の領域の幅をLj、隣接するトランジスタで共有化されないソース電極またはドレイン電極間の領域の幅をPk、前記トランジスタの個数をn、および前記抽出手段で抽出された経路の組に含まれる経路の数をmとするとき、前記狭幅領域は、

$$\sum_{i=1}^{n+m} Wi + \sum_{j=1}^{n} Lj + \sum_{k=1}^{m-1} Pk$$

の幅を有することを特徴とする半導体集積回路である。この半導体集積回路によれば、複数のトランジスタで構成された回路を狭幅領域に配置可能な半導体集積 回路が得られる。

[0028]

本発明の請求項18に関わるものは、請求項16または17記載の半導体集積回路において、ソース電極とドレイン電極との間の領域の幅より、隣接するトランジスタで共有化されないソース電極またはドレイン電極間の領域の幅の方が狭くなっていることを特徴とする半導体集積回路である。この半導体集積回路によれば、ゲート電極間の間隔を一定に配置した一般的な半導体集積回路に比べて、(L-P) (m-1) だけ狭い幅の狭幅領域に配置可能な半導体集積回路が得られる。

[0029]

本発明の請求項19に関わるものは、請求項16または17記載の半導体集積回路において、経路の数が最小の任意の経路の組に従って、その組に含まれる経路毎に、その経路で示されるトランジスタの通過順またはその通過順と逆順に、ソース電極またはドレイン電極とゲート電極が交互に配置されていることを特徴と

する半導体集積回路である。この半導体集積回路は、必ずしも小面積にはならないが、レイアウト設計の処理が簡単な半導体集積回路が得られる。

[0030]

本発明の請求項20に関わるものは、請求項16または17記載の半導体集積回路において、経路の数が最小の経路の組のうちで、ソース電極またはドレイン電極のうち互いに同電位となる電極を相互に結線する相互配線の全長が最小となる、経路の組とその組に含まれる複数の経路の順番とその組に含まれる各経路の接続方向に従って、ソース電極またはドレイン電極とゲート電極が交互に配置されていることを特徴とする半導体集積回路である。この半導体集積回路によれば、複数のトランジスタで構成された回路を狭幅領域に小面積で配置可能な半導体集積回路が得られる。

[0031]

本発明の請求項21に関わるものは、請求項19または20記載の半導体集積回路において、ソース電極またはドレイン電極のうち互いに同電位となる電極が、ソース電極またはドレイン電極と直角方向に伸びる相互結線により相互に結線されていることを特徴とする半導体集積回路である。この半導体集積回路によれば、所望の回路が複雑化した場合においても、レイアウトの複雑化と外部端子数の増加を抑えることができる半導体集積回路が得られる。

[0032]

本発明の請求項22に関わるものは、請求項19または20記載の半導体集積回路において、外部端子と接続されるトランジスタのソース電極およびドレイン電極が外部端子と接続するために延長されていることを特徴とする半導体集積回路である。この半導体集積回路によれば、外部入出力端子が一辺に集中していて自由度が小さい場合でも、レイアウト幅を増加させず外部入出力端子と接続可能な半導体集積回路が得られる。

本発明の請求項23に関わるものは、請求項16万至22のうちいずれかに記載の半導体集積回路であって、前記トランジスタが半導体基板以外の、ガラス基板または透明基板上に形成された薄膜トランジスタであることを特徴とした半導体集積回路である。この半導体集積回路によれば、薄膜トランジスタを集積化した

ディスプレイ基板やセンサー基板に搭載する周辺回路が狭幅にレイアウトされ、 表示画面または感受領域が大きな表示装置またはセンサーを提供できる。

本発明の請求項24に関わるものは、請求項23記載の半導体集積回路であって、非晶質半導体層を多結晶半導体に結晶化する工程でゲート幅方向に結晶化を進めることを特徴とする半導体集積回路の製造方法である。この製造方法によれば、各トランジスタの結晶化が同時に進行するためトランジスタ間の性能差を低減することができる。

[0033]

【発明の実施の形態】

次に、本発明の実施の形態について図面を参照して詳細に説明する。図1は本発明の第1の実施の形態を示すレイアウトである。このレイアウトは図2に示した電源線 a 3 4 の接続を電源線 A 3 2 または B 3 3 に切り換える回路に対応している。電源線 A 3 2、 a 3 4 および B 3 3 は、平行に配置され、それぞれの間隙にトランジスタ1 0 および 1 1 が配置される。図1では各トランジスタはゲート電極を1つ有し、トランジスタ1 0 のゲート電極 3 0、トランジスタ1 1 のゲート電極 3 1 で図示される。ゲート電極 3 0 および 3 1 は電源線 a 3 4 の両側に配置される。各ゲート電極はゲート層で形成される。また、各電源線は第1 メタル層で形成され、図示しないコンタクトにより各トランジスタのボディの活性領域と電気的に接続が採られている。

[0034]

ゲート、ソース、ドレイン電極で構成される1つのトランジスタが占有する最小の幅は、ゲート長Lgとソースおよびドレイン電極のそれぞれの幅Wの合計(Lg+2W)である。ここでゲート電極とソースまたはドレイン電極のスペースは簡単のためゼロとする。このトランジスタをゲート長方向に2つ並べた場合、幅は2倍の、2Lg+4Wとなる。図2の回路のように2つのトランジスタでソースまたはドレインが直列に接続されている場合、本実施例の図1に示すように、2つの電極で1つの共有電極にまとめられるため、回路幅は2Lg+3Wと狭くできる。そして、簡易的に本レイアウトの占める面積を算出すると、回路の長さはゲート幅Wgであるから、全面積は(2Lg+3W)×Wgとなる。これは同

じ回路を配置した図34のレイアウトと比較して、常に2Lg×W/(Lg+W)だけ小面積である。

[0035]

【発明の他の実施の形態】

図3は本発明の第2の実施の形態を示すレイアウトであり、図1のレイアウトに一辺に集中した外部端子への接続機能を追加している。また電源線A32およびB33は外部の電位とするために、電源線を第1メタル層の配線にて図の上方に延長し、外部接続端子50との接続を採る。電源線a34は内部の別回路と接続するために図の下方に配線を延長する。その際に、配線引き回しによる回路レイアウトの幅が増加しない点が特徴である。

[0036]

図5は本発明の第3の実施の形態を示すレイアウトである。このレイアウトは図4に示した配線の切り換え回路に対応しており、電源線A32およびB33と電源線a34およびb35との接続を排他で行う。この回路は以下のように動作する。ゲート信号φが高レベルの時、トランジスタ10および13がオン状態となり、電源線A32と電源線a34、および電源線B33と電源線b35が接続される。ゲート信号φが低レベルの時は、トランジスタ11および12がオン状態となり、A32とb35、およびB33とa34が接続され、接続が反転する。この回路は、例えば極性反転回路として用いられる。入力電源のA32を高電位、B33を低電位に保ちつつ、ゲート信号φにより電源線a34を高電位、電源線b35を低電位としたり、a34を低電位、b35を高電位に切り換えることができる。

[0037]

レイアウトは、電源線A32、a34、B33、b35およびA36を平行に配置し、各電源線の間隙にトランジスタを配置する。すなわち、電源線A32とa34の間にトランジスタ10とそのゲート電極30を、電源線a34とB33の間にトランジスタ11とそのゲート電極31を、電源線B33とb35の間にトランジスタ13とそのゲート電極37を、電源線b35とA36の間にトランジスタ12とそのゲート電極38を、それぞれ配置する。図4の回路図から電源線

A32とA36には同電位を与える必要がある。本実施例の特徴は上記2つの電源線A32とA36を結線し、かつ別の電源線B33との結線を回避する相互結線39を設けている点である。相互配線39は各電源線と直角に交わる。図5では相互結線39をゲート層で形成し、第1メタル層で形成された電源線A32、A36とそれぞれコンタクト40、41で接続を採っている。また図6では相互結線42を第2メタル層で形成し、第1メタル層で形成された電極A32、A36とそれぞれコンタクト43、44で接続を採っている。ここで各コンタクト40、41、43、44は図示したような1つではなく、複数で構成されていても構わない。

[0038]

図7は本発明の第4の実施の形態を示すレイアウトである。このレイアウトは図4に示した回路に対応する。本実施の形態の特徴はゲート信号をおよびその反転信号を伝搬するためのゲート信号配線45、46、47および48を、ゲート電極と平行に設けている点である。ゲート信号配線45、46、47および48はゲート電極よりも抵抗が低く、寄生容量も小さい、例えば第1メタル層において形成することで、CR時定数で決まるゲート信号の伝搬速度を向上させる。これにより回路レイアウトを狭くするためにゲート幅の広いトランジスタを用いた場合においてもスイッチング時間の遅延を低減することができる。

[0039]

図8は本発明の第5の実施の形態を示す図である。図に示した表示装置またはセンサーは、表示領域または感受領域102にマトリクス状に配置される表示素子またはセンサー素子とそれらを個々に駆動するアクティブマトリクストランジスタ、そして周辺回路103および外部信号や電源を入出力する多層プリント配線基板104と接続端子100で構成される。ここで、アクティブマトリクストランジスタおよび周辺回路103は、半導体基板とは異なる透明基板、ガラス基板101上に形成された薄膜トランジスタで構成されている。図8では例えば図4に示した配線切り換え回路を周辺回路領域105に配置している。この回路は例えば電源電圧の切り換えなどの目的に用いる。図9に示した拡大図によれば、回路のレイアウトは図5と同一であり、電極A32およびB33は外部接続端子1

00と接続するために延長され、また電極 a 3 4 および b 3 5 は内部回路へ接続 するために延長される。

[0040]

図10および図11は本発明の第6の実施の形態である薄膜トランジスタの製造工程を示す図である。特許文献1にあるように周辺回路103を構成する薄膜トランジスタは、ガラス基板101上に成膜された非晶質半導体106にレーザーアニールなどにより多結晶化工程を施した多結晶半導体110~113である。ここで、トランジスタ10~13のアイランド110~113の形成は、ホトエッチンングなどにより行い、多結晶化との順序は不問である。次に、図示しないゲート絶縁膜を形成した上に図11に示すようにゲート電極30、31、37、38、43を形成する。そして、コンタクトホールを形成した後、第1層メタルによりソースおよびドレイン電極A32、B33、a34、b35、A36を形成する。コンタクトホールは、相互結線43と電極A32、A36との電気的接続を採るのに加えて、多結晶半導体のアイランド110~113とそれぞれの第1層メタル電極との間の電気的接続を採るために設けられる。

[0041]

図10に示すように本実施の形態では非晶質半導体106を結晶化する工程において、結晶化を進める方向107をゲート幅方向108と平行とすることを特徴としている。これによりゲート長方向に平行に並んだ複数のトランジスタの結晶化が同時に進められる。これにより結晶化工程で温度、熱条件に変動が生じたとしても、並んだトランジスタ間の性能差を抑えることができる。

[0042]

次に、本発明の第7の実施の形態として、前記実施の形態で示したようなレイアウトを自動生成するレイアウト設計装置について、図12を参照して説明する。

[0043]

図12を参照すると、本実施の形態のレイアウト設計装置201は、処理装置202、メモリ203、回路データ記憶装置204、レイアウト結果記憶装置205 および記録媒体206を含んで構成される。また、メモリ203は、探索結果記憶部211、抽出結果記憶部212、決定幅記憶部213および決定レイアウ

ト記憶部214を含み、処理装置202は、探索手段221、抽出手段222、 幅決定手段223、レイアウト決定手段224および出力手段225を含む。

[0044]

回路データ記憶装置204は、レイアウト設計対象となる複数のトランジスタで構成された回路の回路データを記憶する磁気ディスク等の記憶手段であり、レイアウト結果記憶装置205は、設計されたレイアウト情報を記憶する磁気ディスク等の記憶手段である。

[0045]

メモリ203は、コンピュータの主記憶で構成され、処理装置202は、コンピュータのCPUで構成される。記録媒体206は、磁気ディスクやCD-ROM等のコンピュータ可読記録媒体であり、レイアウト設計プログラムを記録する。この記録媒体206に記録されたレイアウト設計プログラムは、処理装置202を構成するCPUによって読み取られ、その動作を制御することにより、処理装置202上に、探索手段221、抽出手段222、幅決定手段223、レイアウト決定手段224および出力手段225を実現する。

[0046]

探索手段221は、回路データ記憶装置204から回路データを入力し、同じトランジスタを1回だけ通る1以上の経路の組であって、同じ組の経路をあわせると前記回路データで示される回路網を網羅できる経路の組を探索し、探索結果を記憶部211に記録する。

[0047]

抽出手段222は、記憶部211から探索結果を入力し、探索された経路の組の うち、含まれる経路の数が最小の経路の組を1以上抽出し、抽出結果を記憶部2 12に記録する。

[0048]

幅決定手段223は、回路データ記憶装置204から回路データを入力し、記憶部212から経路の数が最小の経路の組における当該経路の数を入力し、レイアウト幅を計算して、計算結果を記憶部213に記録する。幅決定手段223は、各トランジスタのソース電極およびドレイン電極の幅、ソース電極とドレイン電

極との間の領域の幅、隣接するトランジスタで共有化されないソース電極または ドレイン電極間の領域の幅、レイアウト対象回路に含まれるトランジスタの個数 および前記経路の数から、レイアウト幅を計算する。

[0049]

幅決定手段223は、例えば、各トランジスタのソース電極およびドレイン電極の幅をW、ソース電極とドレイン電極との間の領域の幅をL、隣接するトランジスタで共有化されないソース電極またはドレイン電極間の領域の幅をP、トランジスタの個数をn、および前記経路の数をmとすると、次式により、レイアウト幅を計算する。

レイアウト幅=W (n+m)+L (n+m-1)-(L-P) (m-1) ... (1)

[0050]

ここで、ソース電極とドレイン電極との間の領域にはゲート電極が設けられるのに対し、隣接するトランジスタで共有化されないソース電極またはドレイン電極間の領域の幅はマスクルールに準じた最小間隔とすることができるため、一般にP<Lとすることができる。

[0051]

式(1)では、全てのソース電極およびドレイン電極を同じ幅にしたが、特定の 1以上のソース電極あるいはドレイン電極を他のものより広くする等、同じ幅で ないときは、各ソース電極およびドレイン電極の幅の違いを考慮して、レイアウト幅を計算すれば良い。ソース電極とドレイン電極との間の領域の幅が同じでない場合、隣接するトランジスタで共有化されないソース電極またはドレイン電極 間の領域の幅が同じでない場合も、実際の幅を考慮してレイアウト幅を計算すれば良い。具体的には、各トランジスタのソース電極およびドレイン電極の幅をWi、ソース電極とドレイン電極との間の領域の幅をLj、隣接するトランジスタで共有化されないソース電極またはドレイン電極間の領域の幅をPk、トランジスタの個数をn、および経路の数をmとするとき、レイアウト幅は、次式(2)によって求められる。

$$\sum_{i=1}^{n+m} W_i + \sum_{j=1}^{n} L_j + \sum_{k=1}^{m-1} P_k$$

... (2)

ここで、Wi、Lj、Pkの実際の幅の値は、例えば、回路データの一部として 回路データ記憶装置204に記憶しておくことができる。勿論、パラメータとし て別途指定するようにして良い。

[0052]

レイアウト決定手段224は、回路データ記憶装置204から回路データを入力し、記憶部213からレイアウト幅を入力し、そのレイアウト幅を持つ狭幅領域に、回路データに含まれるトランジスタの全てのソース電極、ドレイン電極およびゲート電極を互いに並行に配置したレイアウト情報を生成する。本実施の形態では、レイアウト決定手段224は、記憶部212から任意の1つの経路の組を入力し、その組に含まれる経路毎に、その経路で示されるトランジスタの通過順またはその通過順と逆順に、ソース電極またはドレイン電極とゲート電極を交互に配置する。また、レイアウト決定手段224は、ソース電極またはドレイン電極のうち互いに同電位となる電極を相互に結線する相互結線の配置を決定する。更に、レイアウト決定手段224は、回路データで外部端子と接続することが指定されているトランジスタのソース電極およびドレイン電極については、外部端子と接続するために電極の長さを延長する。レイアウト決定手段224は、こうして決定したレイアウト情報を記憶部214に記録する。

[0053]

出力手段225は、記憶部214からレイアウト情報を入力し、レイアウト結果 記憶装置205に出力する。ここでは、レイアウト結果記憶装置205にレイア ウト情報を出力したが、図示しないプリンタに出力したり、表示装置に出力した り、別の出力形態であっても良い。

[0054]

レイアウト結果記憶装置 2 0 5 に出力されたレイアウト情報に従って半導体集積 回路を製造することにより、回路データに含まれる同じトランジスタを1回だけ 通る1以上の経路の組であって、同じ組の経路をあわせると前記回路データの回 路網を網羅できる経路の組のうち、含まれる経路の数が最小の経路の組における 前記経路の数と、各トランジスタのソース電極およびドレイン電極の幅と、ソー ス電極とドレイン電極との間の領域の幅と、隣接するトランジスタで共有化され ないソース電極またはドレイン電極間の領域の幅と、前記回路データに含まれる トランジスタの個数とから決定された幅を持つ狭幅領域に、前記回路データに含 まれるトランジスタの全てのソース電極、ドレイン電極およびゲート電極を互い に並行に配置した構造を持つ半導体集積回路が得られる。

[0055]

図13は、本発明の第8の実施の形態としてのレイアウト設計装置のブロック図である。この実施の形態のレイアウト設計装置301は、処理装置202に相互配線長最小組決定手段226を備え、メモリ203に決定組記憶部215を備える点で図12のレイアウト設計装置201と構成上相違し、また、レイアウト決定手段224の機能の一部が相違する。記録媒体207は、磁気ディスク等のコンピュータ可読記録媒体であり、レイアウト設計プログラムを記録している。この記録媒体207に記録されたレイアウト設計プログラムは、処理装置202を構成するCPUによって読み取られ、その動作を制御することにより、処理装置202上に、探索手段221、抽出手段222、幅決定手段223、レイアウト決定手段224、出力手段225および相互配線長最小組決定手段226を実現する。以下、本実施の形態のレイアウト設計装置301の構成と動作を説明する

[0056]

探索手段221、抽出手段222および幅決定手段223による処理は図12のレイアウト設計装置201と同じである。相互配線長最小組決定手段226は、回路データ記憶装置204から回路データを入力し、記憶部212から経路数が最小の経路の組を全て入力し、入力した経路の組のうちで、ソース電極またはドレイン電極のうち互いに同電位となる電極を相互に結線する相互配線の全長が最小となる、経路の組とその組に含まれる複数の経路の順番とその組に含まれる各経路の接続方向とを決定し、決定した情報を記憶部215に記録する。

[0057]

レイアウト決定手段224は、回路データ記憶装置204から回路データを入力し、記憶部213からレイアウト幅を入力し、そのレイアウト幅を持つ狭幅領域に、回路データに含まれるトランジスタの全てのソース電極、ドレイン電極およびゲート電極を互いに並行に配置したレイアウト情報を生成するが、本実施の形態では、記憶部213から任意の1つの、経路の組とその組に含まれる複数の経路の順番とその組に含まれる各経路の接続方向とを入力し、その経路の組とその組に含まれる複数の経路の順番とその組に含まれる各経路の接続方向に従って、ソース電極またはドレイン電極とゲート電極を交互に配置する。

[0058]

レイアウト決定手段224の他の処理および出力手段225の処理は、図12のレイアウト設計装置201と同じである。

[0059]

レイアウト結果記憶装置205に出力されたレイアウト情報に従って半導体集積 回路を製造することにより、回路データに含まれる同じトランジスタを1回だけ 通る1以上の経路の組であって、同じ組の経路をあわせると前記回路データの回 路網を網羅できる経路の組のうち、含まれる経路の数が最小の経路の組における 前記経路の数と、各トランジスタのソース電極およびドレイン電極の幅と、ソー ス電極とドレイン電極との間の領域の幅と、隣接するトランジスタで共有化され ないソース電極またはドレイン電極間の領域の幅と、前記回路データに含まれる トランジスタの個数とから決定された幅を持つ狭幅領域に、前記回路データに含 まれるトランジスタの全てのソース電極、ドレイン電極およびゲート電極を互い に並行に配置した構造を持つ半導体集積回路が得られる。この点は図12のレイ アウト設計装置201の場合と同じであるが、本実施の形態のレイアウト設計装 置301では、経路の数が最小の経路の組のうちで、ソース電極またはドレイン 電極のうち互いに同電位となる電極を相互に結線する相互配線の全長が最小とな る、経路の組とその組に含まれる複数の経路の順番とその組に含まれる各経路の 接続方向に従って、ソース電極またはドレイン電極とゲート電極が交互に配置さ れるため、回路が占める面積が図12のレイアウト設計装置201によるものに 比べて一般的に小さくなる。

[0060]

【実施例】

次に、本発明のレイアウト設計装置の実施例を、図面を参照して説明する。この 実施例は本発明の第8の実施の形態の実施例に相当する。

[0061]

図14は、本実施例のレイアウト設計装置で用いるレイアウト決定アルゴリズムの概略フローチャート、図15は本実施例のレイアウト設計装置のシステム構成図である。先ず、図14、図15を参照して、本実施例のレイアウト設計装置の概要を説明する。

[0062]

「回路データ入力」(ステップA)においては、入力装置・コンソール121もしくはディスク装置122、内部記憶装置123から、レイアウトする回路に関するデータすなわち回路の結線情報を取得し、配列データに加工した後に内部記憶装置123に記憶させる。

[0063]

「自動結線」(ステップB)においては、はじめに回路幅が最小、すなわち共有 化されないソース・ドレイン電極の数が最小となるように、ソースまたはドレイ ン電極が連続して直列接続する経路(一筆書き)を回路網から生成する。1つの 直列接続した経路ではすべてのトランジスタを通過できない場合は、複数の経路 によりすべてのトランジスタを通過するような「経路の組」を生成する。そして 経路の数が最小となる「経路の組」を1つ以上探す。

[0064]

「自動配置・相互結線」(ステップC)においては、前工程にて決まった組み合わせに、所望の回路となるように経路同士間で相互結線を施し、相互結線の全長が最小となる組み合わせと組の順序を探す。

[0065]

「外部端子との接続」(ステップD)では、外部端子と接続するソースまたはドレイン電極のうち重複しないものを延長し、外部端子に接続する。

[0066]

「回路レイアウト出力」(ステップE)においては、トランジスタの並び、相互結線、外部端子への配線の情報を配列データ、図表もしくはレイアウト図として内部記憶装置123もしくはディスク装置122に記録し、また出力装置125に出力する。

[0067]

以上の工程において、ブロック間のデータのやりとりはバスライン126を介して行い、探索などの処理および各ブロックの制御は演算・制御部124にて行う。演算・制御部124は、たとえばディスク装置122に記憶されたレイアウト設計プログラムを実行することにより、探索などの処理および各ブロックの制御を実行する。

[0068]

次に、本実施例のレイアウト設計装置の詳細な動作を、チャージポンプ型昇圧回 路のレイアウト設計を例に挙げて、図面を参照して説明する。

[0069]

図16はコンデンサと電子スイッチにより構成されたチャージポンプ型昇圧回路の例である。機能は入力電源電圧VDDから例えば2倍、3倍、-2倍の昇圧電圧を生成する電源回路である。この昇圧回路を図8の周辺回路領域103に狭幅なレイアウトで配置することによる利点は、外部から入力する電源電圧を低圧のVDDのみとすることができ、入力インターフェースが簡略化できる点である。他の周辺回路例えばアクティブマトリクスのゲート駆動回路やデータ駆動回路が必要とするVDDより高圧の電源や負極性の電源には先に昇圧した2倍、3倍、-2倍の電圧を用いればよい。

[0070]

図16の回路の昇圧動作はトランジスタスイッチA~Lをゲート信号 ϕ とその反転信号により制御し、コンデンサ154、157、160の接続を切り換えることで行われる。ゲート信号 ϕ が高レベルのとき、トランジスタAおよびDがオン状態となりコンデンサ154には入力電源電圧VDD150が充電される。同時にトランジスタFおよびEもオン状態となりコンデンサ157には入力電源電圧 VDD150が充電される。そしてゲート信号 ϕ が低レベルになると、トランジ

スタBおよびCがオン状態となり、コンデンサ154は入力電源と直列接続され出力端子151の電位は2×VDDに昇圧される。同時に、トランジスタGおよびHがオン状態となりコンデンサ157は、入力電源150、コンデンサ154と直列接続され出力端子152の電位は3×VDDに昇圧される。一方、ゲート信号φが低レベルのとき、トランジスタIおよびLがオン状態となるため、コンデンサ160には出力端子151の電位、2×VDDが充電される。そして再びゲート信号φが高レベルになるとトランジスタKおよびJがオン状態となりコンデンサ160の高電位側が接地点163と同電位となるため、コンデンサ160の低電位側すなわち出力端子153の電位は充電電圧の極性を反転した-2×VDDとなる。各出力端子151、152、153には図示しない電圧保持コンデンサが接続され、それぞれの昇圧電圧が保持される。

[0071]

上記昇圧回路が1 mA程度の電流を負荷に供給する場合、ゲート信号の0 Linder 周波数1 OkHz、電圧の変動を0.1 V以下とすると、必要となる電圧保持コンデンサの容量は $1 \text{ mA}/(0.1 \text{ V} \times 10 \text{ kHz}) = 1 \mu \text{ F程度となる}$ 。この大きさの容量では半導体集積回路の外に付ける必要がある。また入力電源150 Compart のや出力151 Compart 、152 Compart 、153 Compart 、157 Compart

[0072]

以下に、図16の回路のレイアウトを、図14のレイアウト決定アルゴリズムに 沿って決定する工程を説明する。

[0073]

回路データ入力工程(ステップA)では、以下の処理を行う。はじめに回路を構成するノード(接点)に a、 b、... kと連番し、ツリー(木、ここではトランジスタ)にA、 B、... Lと連番する。次にノードの接続関係が回路構成を反映するように、行を「対象ノード」、列を対象ノードに繋がる「接続ノード」、そして配列の内容が「接続ツリー」となる2次元マップを自動作成する。また対象ノードを引数とし、接続ノードを内容とするノード配列N(対象ノード、

カウント)および、対象ノードを引数として、接続ツリーを内容とするツリー配列T (対象ノード、カウント)を、前記2次元マップより自動生成する。それぞれのカウントは対象ノードに繋がっているノードとツリーの数を表す。図16の回路に関する2次元マップおよび、接続ノード配列、接続ツリー配列を図17に示す。

[0074]

さらに、図16の回路図で外部に接続するノードを、結線情報から認識して、外部接続ノード配列CONNECTに保存する。外部に接続する端子は入出力電圧端子と外付けコンデンサの両端子であり、以下に列挙する。入力電圧VDDを印加するノードa、コンデンサ154の両端と接続するノードb、c、2倍の昇圧電圧を出力するノードd、接地点163と接続するノードe、コンデンサ157の両端と接続するノードf、g、3倍の昇圧電圧を出力するノードh、コンデンサ160の両端に接続するノードi、j、-2倍の昇圧電圧を出力するノードkの計11個である。配列CONNECTを図18に図示する。

[0075]

自動結線工程(ステップB)では、回路網を網羅するように、連続して直列接続するトランジスタの経路(一筆書き)を探索する。一経路のみですべてのツリー(トランジスタ)を網羅できない場合には、他の経路と合わせて、「経路の組」を構成する。そして、その「経路の組」の経路数が最小となる組を探す。×番目の一経路(一筆書き)データは文字配列buf(x、1)に、ノード名+ツリー名+ノード名+... +ツリー名+ノード名の形で保持される。ここで記号"+"は保持しないこととする。複数の経路ッで回路網を網羅する場合は、×番目の「経路の組」は複数の経路データbuf(x、1)、buf(x、2)、... buf(x、y)で構成する。例として経路数2のbuf(x、1)、buf(x、2)を図19に示す。

[0076]

経路探索はすべてのノード (a, b, c, \ldots, k) をスタートノードN s t とした場合について行う。実際には、図 2 O の全経路探索フローチャートに示すように、スタートノードN s t = a、b、c、... kの順に「一経路探索」

サブルーチンをコールする(S102)。その際、同じスタートノードでも複数の「経路の組」が存在するため、「一経路探索」サブルーチンの中で、新たな経路があった場合に追加フラグを立てることとする。一経路探索が終了し、追加フラグが立った場合には、同じスタートノードで再び「一経路探索」を行う(S105)。追加フラグが倒れていた場合は、現在のノードをスタートノードとする新たな「経路の組」はないため、スタートノードを次のノードに更新して順次「一経路探索」を行う(S104)。

[0077]

図21に、「一経路探索」サブルーチンの詳細を示す。このサブルーチンは、スタートノードをNstとして回路網を網羅する1組の「経路の組」を探索する。実際の探索は、buf(x、1)を"Nst"としスタートノードNstに繋がるツリーとノードを、図17の接続ツリー配列Tおよびノード配列Nを参照して、buf(x、1)に"+T(Nst、1)+N(Nst、1)"を連結する(S207)。そして、現在の経路buf(x、1)の最終ノード"N(Nst、1)"に繋がるツリーとノードを参照して、buf(x、1)に"+T(N(Nst、1)"に繋がるツリーとノードを参照して、buf(x、1)に"+T(N(Nst、1)、1)+N(N(Nst、1)、1)"を連結する(S207)。これらの繰り返しは、現在の経路buf(x、y)の最終ノードNcに繋がるツリーT(Nc、z)とノードN(Nc、z)を、現在の経路buf(x、y)の最後に連結すると記述できる。

[0078]

連結するツリーT(Nc、z)がx番目の経路の組buf(x、1)かbbuf(x、y)の中ですでに選ばれていた場合や(S203でYES)、連結した結果buf(x、y)+T(Nc、z) +N(Nc、z) が経路buf(1、1) かbbuf(x, y) にすでに含まれている場合は(S204でYES)、重複を回避するために連結処理をスキップし、次の接続ツリーT(Nc、z+1)を探索するためにzに1を加算する(S205)。一方、連結処理を行った場合は追加フラグを立てる(S206)。経路が行き詰まった場合、すなわち最終ノードNcに繋がるツリーT(Nc, z) がすべてすでに選択済みでT(Nc, z) が空の場合(S202でYES)、その経路buf(x, y)は終端となる。

[0079]

現在までに得られたx番目の「経路の組」 b u f (x, 1), ... b u f (x, y) の中にすべてのツリー (A, B, ..., L) が含まれる、すなわちこの「経路の組」で回路を構成するすべてのツリーを選択し終えた場合は(S210 でYES)、この経路の組は終了となる。未だに選択されていないツリーがある場合には(S210でNO)、この経路の組に新たな一経路b u f (x, y+1) を追加する (S211 \sim S213)。再探索はスタートノードN s t t からではなく、連番の第1のノードaから行う。

[0080]

自動配線工程(ステップB)が終了した段階では、経路の組数の最小値Nminと、その組数を持つ複数の「経路の組」が得られ(S107)、この段階で全体の回路幅(レイアウト幅)は確定する。回路幅の計算は、この段階で実行しても良いし、後の時点で実行しても良い。回路幅の計算方法については既に説明したので、ここでは省略する。

[0081]

以下の自動配置・相互結線工程(ステップC)では、前工程にて決定した、最小の組数の「経路の組」が所望の回路構成となるように相互結線を施し、相互結線 長の全長が最小となる組み合わせを探索する。

[0082]

図23に相互結線フローチャートを示す。変数Nminには最小の組数を代入し、相互結線長の全長の最小Lminには、buf(X、1)からbuf(X、Nmin)の全文字数と(Nmin-1)の和を2乗した値を初期値として代入する(S301)。また配列tblには、整数1、2、...、NminからNmin個を取り出す順列を保存しておく(S302)。配列tblの行数は順列の数Nmin!であり、列数は取り出す整数の個数Nminである。例えばNmin=2とNmin=3の場合のtblを図22に示す。すべての「経路の組」から組数がNminと等しいX番目の「経路の組」buf(X、1)からbuf(X、Nmin)を検索して、サブルーチンに処理を移す(S303、S304)

[0083]

ステップS 3 0 4 の、X番目の「経路の組」相互結線フローチャートの詳細を図2 4 に示す。このフローチャートでは、組数が最小のNminであるX番目の「経路の組」すなわち、buf(X、1)、buf(X、2)、...、buf(X、Nmin)に対して、経路の配置順を変えながら、相互結線を行う(S 4 0 1~S 4 0 6)。上記Nmin個の経路を配置する順列はNmin!通りあり、任意の順列Cbuf(1)、Cbuf(2)、...、Cbuf(Nmin)は、先に作成した順列データtblを参照することで作成される。Nmin=2の場合の、buf(X、1)、buf(X、2)およびCbuf(1)、Cbuf(2)を図2 4 に示す。フローチャート中、ループ変数QはNmin!の繰り返しに、RはNmin個のCbufにbuf(X)を格納するために用いる。

[0084]

ステップS406の処理の詳細を図25に示す。図25に示したフローチャートでは、上位工程から与えられた「経路の組」Cbuf(1)、Cbuf(2)、...、Cbuf(Nmin)を1つのデータRbufに連結する。Cbuf(1)、Cbuf(2)、...、Cbuf(Nmin)を連結する場合、各経路Cbuf(J)を順方向とした場合と逆方向とした場合があり、経路数Nminすべてを考慮するとその組み合わせは2のNmin乗ある。ループ変数 I は2のNmin乗の繰り返しに、JはCbufをNmin個連結させてRbufを生成するために、そして整数変数 Kは順方向と逆方向を生成するために Jと連動させて用いる。図26にはNmin=2の場合のCbuf(1)、Cbuf(2)を連結したRbufの例を示す。各経路の間には連結子として"/"を挿入する。

[0085]

ステップS508の処理の詳細を図27に示す。図27に示したフローチャートでは、連結された経路Rb u f に相互結線を施し、相互結線の全長を計算する(S601 \sim S609)。ループ変数 I、Jは1からRb u f の文字数分の繰り返しに用いる。相互結線の検索は、Rb u f の I 番目の文字と等しい文字を(I+1)番目以降から検索し、J番目の文字が等しい場合には相互結線データとして1次元配列M(I) に配線距離である(J-I) を代入する。これをRb u f

の全文字分繰り返すことで配列Mには所望の回路を構成するための結線データが 蓄積される。また配列Mの内容を合計することで相互結線の全長SUMが得られ る。図26に示した8通りのRbufに対する相互結線データMおよび相互結線 の全長SUMの例を図28に示す。

[0086]

次の工程は、各Rbufの相互結線全長SUMが最小であるかの判定であるが(S610)、その前に最終的に求める結果について説明する。最終結果は最小の相互結線長Lminとそのときの経路Lbufおよび相互結線Mbufで表される。LbufおよびMbufは複数の経路データを保存するために2次元の配列となる。第I番目の経路Lbuf(I)は回路を構成するノードおよびツリーすべてを含んだ、"ノード+ツリー+ノード+... +ノード+/ナノード+ツリー+ノード・... +ノード・ツリーナノード の形式で表される配列で、各トランジスタのソース、ドレイン、ゲート電極の配置を表す。第I番目の経路に対する相互結線データMbuf(I、J)にはJ番目のノードの相互結線データが保存される。すなわちJ番目のノードは(J+Mbuf(I、J))番目のノードと相互結線されていることを表す。

[0087]

各Rbufの相互結線全長SUMと最小相互結線Lminを比較する工程(S610~616)を以下に述べる。SUMがLmin未満の場合というのは、さらに相互結線長が短い経路があったことを意味する。そのため以前に蓄積されていた最小結線の経路Lbufはすべて無効となり、LbufおよびMbufはすべてクリアされる。そして、あらたに現在の全長SUMをLminとし、最小結線の経路Lbuf(1)および相互結線データMbuf(1)に現在の経路Rbufと相互結線データMがそれぞれ代入される。

[0088]

SUMがLminと等しい場合というのは、現在の経路Rbufが以前の最小結線の経路Lbufと同じ相互結線長であることを意味する。そのため、Rbuf およびMは別の経路としてLbufおよびMbufに追加される。

[0089]

最後には、全組み合わせを通して、相互結線長の合計がLminで最小となる経路Lbufと相互結線データMbufがCNT個、求められる。

[0090]

外部端子との接続工程(ステップD)の詳細を図29に示す。図29に示したフ ローチャートでは、経路Lbufおよび相互結線データMbufと、図18に示 した外部接続ノード配列から外部接続データNbufを求める。変数 I は 1 から CNTの繰り返しに、Jは1から経路長までの繰り返しに、Kは1から外部接続 ノード数までの繰り返しに用いる。外部接続データNbufは2次元配列であり 、I番目の経路LbufのJ文字目のノードが外部接続ノードである場合、Nb uf(I、J)を1(真)、外部接続ノードでない場合、Nbuf(I、J)= O(偽)とする(S710、S711)。 I番目の経路Lbuf(I)に対して 、先頭文字から外部接続ノードデータCONNECTとの照合を行う前に、相互 結線されて共通電位となったノードの重複をさける必要がある。I番目の経路の J文字目Lbuf(I、J)が相互結線ノードであるかどうかは、Mbufを参 照することで判定できる。Mbuf(I、J)が空である場合はLbuf(I、 J) は相互結線ノードではないため、以下CONNECTとの照合に入る。一方 、Mbuf (I、J)が空でない場合はLbuf (I、J)が相互結線ノードで あり、以降に共通電位のノードが存在することから、ここではNbuf(I、J)はOとする。CONNECTとの照合は、Kを1から外部接続ノード数だけ繰 り返す間に、Lbuf(I、J)とCONNECT(K)が等しい場合、Nbu f(I, J) は1となる。ここでL b u f(I, J) にはノード名以外のツリー 名や連結子"/"が含まれるがCONNECT(K)とは一致しないためスキッ プされる。以上の工程を1からCNTまで繰り返すことで、経路Lbufに対応 した外部接続データNbufが求められる。

[0091]

図16の回路を、以上に述べた自動レイアウト生成アルゴリズムにかけると図30に示すとおりNmin=2、Lmin=24が得られた。配置をLbuf(1)、相互結線をMbuf(1)、外部接続をNbuf(1)とした場合の回路レイアウトを図31に示す。ソース、ドレイン電極およびゲート電極の配置はまず

第1の経路であるh、H、g、F、a、A、b、C、dの順に第1層メタル電極とゲート電極を交互に配置する。そして連結子"/"は第1層メタル電極間のスペースであるので、マスクルールに準じた最小間隔を設ける。次に第2の経路a、B、c、...、J、kの順に第1層メタル電極とゲート電極を交互に配置する。

相互結線はMbuf(1)のうち空でないMbuf(1、5)、Mbuf(1、9)、Mbuf(1、15)に対して順番に適用する。まずLbuf(1)の5文字目である電極aとLbuf(1)の(5+Mbuf(1、5))文字目すなわち11文字目である電極aを、外部接続端子側に相互結線幅1本分以上延長し、ゲート層で形成した相互結線164とコンタクト165、166を介して接続する。次にLbuf(1)の9文字目である電極dとLbuf(1)の(9+Mbuf(1、9))文字目すなわち19文字目である電極dを、外部接続端子側に相互結線幅2本分以上延長し、ゲート層で形成した相互結線167とコンタクト168、169を介して接続する。最後にLbuf(1)の15文字目である電極eとLbuf(1)の(15+Mbuf(1、15))文字目すなわち23文字目である電極eを、外部接続端子側に相互結線幅3本分以上延長し、ゲート層で形成した相互結線170とコンタクト171、172を介して接続する。

[0092]

最後に、Nbuf(1,1)からNbuf(1,27)のうち内容が1である電極Nbuf(1,X)を外部端子と接続するために延長し、ゲート電圧へ印可するクロック用の配線をレイアウトして、自動レイアウトは終了する。

[0093]

【発明の効果】

本発明の請求項1にかかる半導体集積回路によれば、平行に配置された複数の電源線の間隙にトランジスタを配置することで、回路全体の幅が全電源線の幅とトランジスタの幅の合計まで狭幅化され、かつ小面積の回路が形成できる。

[0094]

本発明の請求項2にかかる半導体集積回路によれば、外部接続端子にトランジス タの電極を配線するために回路幅を増加する必要がなく、狭幅な回路が形成でき る。

[0095]

本発明の請求項3にかかる半導体集積回路によれば、回路構成が複雑になった場合においても、相互結線部において、未接続の電源線を結線することで、回路幅を増加させずにレイアウトが複雑化することを抑えられる。

[0096]

本発明の請求項4にかかる半導体集積回路によれば、全電源線のレイアウト面積を全トランジスタのレイアウト面積よりも大きくすることで、電源線における電 圧降下や電力消費を抑えることができる。

[0097]

本発明の請求項5にかかる半導体集積回路によれば、ゲート電極よりも低抵抗で 寄生容量の小さいゲート信号配線を設けることで、狭幅に配置したトランジスタ においてもゲート信号の遅延時間を低減することができる。

[0098]

本発明の請求項6にかかる半導体集積回路によれば、狭幅の薄膜トランジスタ回路を表示装置やセンサーの表示画面や感受領域の周辺に配置することが可能となり、表示画面や感受領域の大きな装置を提供できる。

[0099]

本発明の請求項7にかかる半導体集積回路によれば、薄膜トランジスタ製造の結晶化工程において一列に並んだトランジスタの結晶化が同時に進行することでトランジスタ間の性能差が低減される。

[0100]

本発明の請求項8にかかるチャージポンプ回路によれば、狭幅の電源回路を表示 装置やセンサーの表示画面や感受領域の周辺に配置することが可能となり、表示 画面や感受領域が大きくまた入力インターフェースが簡略化された装置を提供で きる。

[0101]

本発明の請求項9および請求項10にかかるレイアウト設計装置によれば、複数 のトランジスタで構成された回路を狭幅領域に配置可能なレイアウトを自動生成 することができる。

[0102]

本発明の請求項11にかかるレイアウト設計装置によれば、複数のトランジスタを並列に配置する場合に一般的に採用されているゲート電極間の間隔を一定にするレイアウト方法に比べて、より幅の狭い領域に配置可能なレイアウトを自動生成することができる。

[0103]

本発明の請求項12にかかるレイアウト設計装置によれば、必ずしも小面積に配置可能なレイアウトが得られるとは限らないが、狭幅領域に配置可能な半導体集積回路をレイアウト設計する処理が簡単になる。

[0104]

本発明の請求項13にかかるレイアウト設計装置によれば、複数のトランジスタ で構成された回路を狭幅領域に小面積で配置可能なレイアウトを自動生成するこ とができる。

[0105]

本発明の請求項14にかかるレイアウト設計装置によれば、所望の回路が複雑化 した場合においても、レイアウトの複雑化と外部端子数の増加を抑えることがで きる。

[0106]

本発明の請求項15にかかるレイアウト設計装置によれば、外部入出力端子が一辺に集中していて自由度が小さい場合でも、レイアウト幅を増加させず外部入出力端子と接続可能な半導体集積回路の自動レイアウトが可能になる。

[0107]

本発明の請求項16および請求項17にかかる半導体集積回路によれば、複数のトランジスタで構成された回路を狭幅領域に配置した半導体集積回路が得られる

[0108]

本発明の請求項18にかかる半導体集積回路によれば、ゲート電極間の間隔を一 定に配置した一般的な半導体集積回路に比べて、より狭い幅の領域に配置可能な 半導体集積回路が得られる。

[0109]

本発明の請求項19にかかる半導体集積回路によれば、必ずしも小面積にはならないが、レイアウト設計の処理が簡単な半導体集積回路が得られる。

[0110]

本発明の請求項20にかかる半導体集積回路によれば、複数のトランジスタで構成された回路を狭幅領域に小面積で配置可能な半導体集積回路が得られる。

[0111]

本発明の請求項21にかかる半導体集積回路によれば、所望の回路が複雑化した場合においても、レイアウトの複雑化と外部端子数の増加を抑えることができる 半導体集積回路が得られる。

[0112]

本発明の請求項22にかかる半導体集積回路によれば、外部入出力端子が一辺に 集中していて自由度が小さい場合でも、レイアウト幅を増加させず外部入出力端 子と接続可能な半導体集積回路が得られる。

【図面の簡単な説明】

【図1】

第1の実施の形態を示すレイアウト図である。

【図2】

電源配線切り換え回路を示す図である。

【図3】

第2の実施の形態を示すレイアウト図である。

【図4】

電源配線切り換え回路を示す図である。

【図5】

第3の実施の形態を示すレイアウト図である。

【図6】

第3の実施の形態を示すレイアウト図である。

【図7】

第4の実施の形態を示すレイアウト図である。

【図8】

第5の実施の形態を示す表示またはセンサー装置の回路配置例を示す図である。

【図9】

表示またはセンサー装置の回路配置例拡大図である。

【図10】

第6の実施の形態を示す薄膜トランジスタ回路のシリコン多結晶化工程を示す図である。

【図11】

薄膜トランジスタ回路のゲート電極工程を示す図である。

【図12】

第7の実施の形態を示すレイアウト設計装置のブロック図である。

【図13】

第8の実施の形態を示すレイアウト設計装置のブロック図である。

【図14】

第8の実施の形態の一実施例にかかる自動レイアウト生成アルゴリズムのフロー チャートである。

【図15】

第8の実施の形態の一実施例にかかる自動レイアウト生成のシステムブロック図 である。

【図16】

チャージポンプ型昇圧回路図である。

【図17】

回路網2次元マップと接続ノード配列、接続ツリー配列を示す図である。

【図18】

外部接続ノード配列を示す図である。

【図19】

「経路の組」データ例を示す図である。

【図20】

自動結線(全経路探索)のフローチャートである。

【図21】

一経路(一筆書き)探索のフローチャートである。

【図22】

順列データ t b l の例を示す図である。

【図23】

相互結線のフローチャートである。

【図24】

X番目の組の相互結線のフローチャートである。

【図25】

Cbuf相互結線のフローチャートである。

【図26】

連結された経路Rbufの例 (Nmin=2) を示す図である。

【図27】

Rbufの相互結線と全長計算のフローチャートである。

【図28】

連結経路Rbuf、相互結線データMおよび相互結線全長SUMの例を示す図である。

【図29】

外部接続線データ作成のフローチャートである。

【図30】

自動レイアウトアルゴリズム実行結果を示す図である。

【図31】

自動レイアウト例を示す図である。

【図32】

一般的なレイアウト例を示す図である。

【図33】

一般的なレイアウト例を示す図である。

【図34】

一般的なレイアウト例を示す図である。

【符号の説明】

- 34 共通ソース電極 a
- 32 ドレイン電極A
- 33 ドレイン電極B
- 10、11 配線切り換えトランジスタ
- 30、31 ゲート電極
- 35 共通ソース電極 b
- 36 ドレイン電極A
- 37、38 ゲート電極
- 39 ゲート層相互結線
- 40、41 ゲート-第1メタル間コンタクト
- 42 第2メタル層相互結線
- 43、44 第1メタル-第2メタル間コンタクト
- 50 外部接続端子
- 100 外部接続端子
- 103 周辺回路
- 104 多層プリント配線基板
- 101 ガラス基板
- 102 表示または感受領域
- 105 周辺回路領域
- 106 非晶質半導体
- 107 結晶化方向
- 108 ゲート幅方向
- 110、111、112、113 多結晶半導体アイランド
- 121 入力装置・コンソール
- 122 ディスク装置
- 123 内部記憶装置
- 124 演算・制御部

- 125 出力装置
- 126 バスライン
- 150 入力電源電圧 VDD
- 151 2倍昇圧出力 2VDD
- 152 3倍昇圧出力 3VDD
- 153 2倍昇圧出力 2 V D D
- 154 昇圧コンデンサ
- 155、156 コンデンサ接続配線
- 157 昇圧コンデンサ
- 158、159 コンデンサ接続配線
- 160 昇圧コンデンサ
- 161、162 コンデンサ接続配線
- 163 接地点
- 164 ゲート層相互結線
- 165、166 ゲートー第1メタル間コンタクト
- 167 ゲート層相互結線
- 168、169 ゲート-第1メタル間コンタクト
- 170 ゲート層相互結線
- 171、172 ゲートー第1メタル間コンタクト
- 201 レイアウト設計装置
- 202 処理装置
- 203 メモリ
- 204 回路データ記憶装置
- 205 レイアウト結果記憶装置
- 206 記録媒体
- 207 記録媒体
- 2 1 1 探索結果記憶部
- 212 抽出結果記憶部
- 213 決定幅記憶部


特2002-265067

- 214 決定レイアウト記憶部
- 215 決定組記憶部
- 221 探索手段
- 222 抽出手段
- 223 幅決定手段
- 224 レイアウト決定手段
- 225 出力手段
- 226 相互配線長最小組決定手段
- 301 レイアウト設計装置

【書類名】 図面

【図1】


【図1】



第1の実施の形態 を示すレイアウト

【図2】


【図2】



配線の切り換え回路

【図3】


【図3】



第2の実施の形態 を示すレイアウト

【図4】


【図4】



配線の切り換え回路

【図5】






第3の実施の形態 を示すレイアウト

【図6】


【図6】



第3の実施の形態 を示すレイアウト

【図7】


【図7】



第4の実施の形態を示すレイアウト




【図8】



第5の実施の形態を示す表示またはセンサー装置の回路配置例

【図9】

【図9】




表示またはセンサー装置の回路配置拡大図



【図10】






薄膜トランジスタ回路のシリコン多結晶化工程

【図11】


【図11】




薄膜トランジスタ回路のゲート電極工程

【図12】


•>



【図13】




【図14】




自動レイアウト生成のアルゴリズム

【図15】




自動レイアウト生成のシステムブロック図

【図16】




チャージポンプ型昇圧回路

【図17】



回路網2次元マップと接続ノード配列、接続ツリー配列


【図18】




【図19】



【図20】



【図21】




【図22】

1	2	221	
		~~	


Nmi	n=	2		N	min		
tЫ	1	2		tbl	1	2	3
1	1	2	•	1	1	2	3
1 2	2	1		2	1	3	2
				3	2	1	3
				4	2	3	1
				5	3	1	2
				6	3	2 3 1 3 1 2	1
					•		

順列データ tblの例

【図23】




【図24】



X番目の組の相互結線フローチャート

【図25】





Cbuf 相互結線フローチャート

【図26】

【図26】

Cbuf(1)	Cbuf(2)
aFgHh	dGfEeDcBaAbCdliKeLjJk


Rouf

aFgHh/dGfEeDcBaAbCdliKeLjJk
aFgHh/kJjLeKildCbAaBcDeEfGd
hHgFa/dGfEeDcBaAbCdliKeLjJk
hHgFa/kJjLeKildCbAaBcDeEfGd

dGfEeDcBaAbCdliKeLjJk/aFgHh dGfEeDcBaAbCdliKeLjJk/hHgFa kJjLeKildCbAaBcDeEfGd/aFgHh kJjLeKildCbAaBcDeEfGd/hHgFa

連結された経路 Rbufの例(Nmin=2)

【図27】



出証特2003-3037432

[図28]

【図28】

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	SUM
Rbuf	a	F	g	н	h	Ž	d	G	f	Ε	е	D	С	В	а	Α	ь	С	d	1	:	Κ	e	لـ	j	J	k	
	14						12				12																	38
Rbuf	а	F	g	Н	h	/	k	J	j	L	Φ	Κ	-:	I	а	ပ	Ь	Α	а	В	υ	D	е	E	f	G	d	
M ()	18										12				12									L				42
Rbuf	h	Н	g	F	а		ъ	G	f	E	ω	۵	υ	В	а	Α	Ь	C	d	1	<u>i</u>	K	е	L	نا	J	k	
M ()					10		12				12								_	_			_		匚		$ldsymbol{ld}}}}}}$	34
Rbuf	h	Н	g	F	а	/	k	7	- -	اد	е	Κ	·	1	d	C	ь	Α	а	В	c	D	e	E	f	G	d	
M ()					14						12				12	L				<u> </u>			_	L	_	<u> </u>	匚	38
Rbuf	d	G	f	E	е	D	С	В	а	Α	Ь	C	d	1	L	K	e	L	نا	J	k	/	a	F	g	H	h	
M ()	12				12		<u> </u>		14		L			<u> </u>	_						_	_	_	1_	<u> </u>	<u> </u>	_	38
Rbuf	d	G	f	E	е	D	С	В	а	A	Ь	C	d	1	<u>l</u>	K	е	L	LĹ	J	k	/	<u>h</u>	Н	g.	F	a	
M ()	12			<u> </u>	12			L	18	L	<u></u>			<u> </u>	<u> </u>	_			<u> </u>		_	<u> </u>	ļ	_	<u> </u>	L	<u> </u>	42
Rbuf	k	7	ز	L	е	K	i	1	d	C	Ь	A	а	В	С	D	е	E	f	G	d	/	а	F	g	H	h	
M ()					12	L			12	_	$oxed{oxed}$		10	<u> </u>		lacksquare			<u> </u>	_		<u> </u>	$oxed{oxed}$	\vdash	—	_	<u> </u>	34
Rbuf	k	7	i	L	е	K	i	1	d	C	Ь	Α	a	В	С	D	е	E	f	G	d	/	h	H	g	F	а	
M ()				L	12				12				14	_									<u> </u>		L			38




SUMが最小であるRbufおよび配列MをLbufおよびMbufに保存する。

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	Lmin
Lbuf (1)	h	Н	g	F	а		d	G	f	Ε	е	D	С	В	а	Α	Ь	С	а	I	i	Κ	e	L	ز	J	k	
Mbuf (1)					10		12				12																<u> </u>	34
Lbuf (2)	k	7	j	ᆫ	е	Κ		I	d	С	Ь	Α	а	В	C	D	е	E	f	G	d		а	F	g	Н	h	
Mbuf (2)					12				12				10															34

連結経路Rbuf, 相互結線データMおよび相互結線全長の例

【図29】



出証特2003-3037432


【図30】

【図30】

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	Nmin	Lmin
Lbuf(1)	h	H	g	F	а	Ă	b	c	d	7	а	В	C	D	е	Ε	f	G	d	1	i	Κ	е	Ш	L	J	k	2	
Mbuf(1)					6				10						8									_	<u> </u>	_	_		24
Nbuf (1)	1	0	1	0	0	0	1	0	0	0	1	0	1	0	0	0	1	0	1	0	1	0	1	0	1	0	1		
Lbuf (2)	4	.1	-	_	1	K	F	ī	d	G	f	E	e	D	c	В	а		d	С	ь	Α	а	F	g	Н	h	2	
Mbuf (2)	_	Ť			8		Ė	Ė	10	Ť	Ť		_				6												24
Nbuf (2)	1	0	1	0	ō	0	1	0	0	0	1	0	1	0	1	٥	0	0	1	0	1	О	1	0	1	0	1		


自動レイアウトアルゴリズム実行結果

【図31】



【図32】


【図32】



一般的なレイアウト例


【図33】

【図33】



【図34】

【図34】



【書類名】 要約書

【要約】

【課題】 複数のトランジスタで構成された回路を狭幅領域に配置可能なレイア ウトを自動生成する。

【解決手段】 探索手段221は、回路のデータを入力し、同じトランジスタを1回だけ通る1以上の経路の組であって、同じ組の経路をあわせると回路網を網羅できる経路の組を探索する。抽出手段222は、探索された経路の組のうち、含まれる経路の数が最小の経路の組を抽出する。幅決定手段223は、各トランジスタのソース電極及びドレイン電極の幅、ソース電極とドレイン電極との間の領域の幅、隣接するトランジスタで共有化されないソース電極又はドレイン電極間の領域の幅、トランジスタの個数及び前記最小の経路の数から、レイアウト幅を決定する。レイアウト決定手段224は、決定された幅を持つ狭幅領域に、回路に含まれるトランジスタの全てのソース電極、ドレイン電極およびゲート電極を互いに並行に配置したレイアウト情報を生成する。

【選択図】 図12

出願人履歴情報

識別番号

[000004237]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社